雖然中國近年傾舉國之力發展半導體產業，試圖喺記憶體晶片領域挑戰國際巨頭，但現實與理想之間嘅鴻溝似乎越拉越闊。根據韓媒嘅最新專訪，前 SK 海力士（SK Hynix）副總裁、現任東亞大學電機工程系教授沈大鎔毫不留情咁指出，中國記憶體技術唔單止冇追貼韓國，差距反而擴大緊，保守估計落後至少五年。呢番言論無疑係畀正喺度力圖突圍嘅中國半導體產業淋咗一盤冷水。

沈大鎔喺半導體界份量十足，佢喺 SK 海力士服務咗足足二十六年，曾負責核心 DRAM 技術研發，亦係高頻寬記憶體（HBM）早期開發嘅關鍵人物。對於中國近年經常宣傳嘅「技術突破」，佢以行內人嘅角度分析，認為外界往往被表面嘅進展迷惑，但實質嘅技術壁壘遠比想像中難以跨越。佢直言：「個差距唔係兩三年，喺我睇嚟，至少超過五年。尤其係喺 DRAM 呢啲先進記憶體領域，中國更有可能進一步落後，而唔係追上嚟。」

令中國廠商陷入困境嘅核心原因，始終離唔開「EUV」三個字。沈大鎔解釋，DRAM 製程發展到 10 奈米級以下（即係 1a、1b、1c 世代），極紫外光（EUV）微影設備已經係不可或缺。雖然透過多重曝光（multipatterning）技術，理論上可以勉強延續舊款 DUV 設備嘅壽命——美光（Micron）喺 1a 節點曾經做過——但去到 1b 世代開始，如果冇 EUV，物理極限就係一道過唔到嘅牆。自從二零一九年美國實施出口管制，全球唯一嘅 EUV 供應商 ASML 被禁向中國供貨，呢個結構性限制基本上鎖死咗中國先進製程嘅上限。

以中國記憶體龍頭長鑫存儲（CXMT）為例，雖然佢哋喺舊年十一月高調宣佈量產 DDR5 記憶體，引起市場關注，但沈大鎔（Shim Dae-yong）就踢爆，呢個所謂嘅「突破」其實充滿水分。據業界評估，長鑫存儲嘅 DDR5 晶片採用嘅係第四代 DRAM 製程（1a），晶片面積比三星同 SK 海力士嘅同級產品大，技術水平大約只係相當於韓系廠商二零二一年嘅早期貨色。最慘烈嘅係良率問題，傳聞長鑫嘅良率只有 50% 左右，遠低於商業量產所需嘅 80% 至 90%。良率低意味著成本極高，變相令中國廠商難以用慣常嘅「價格戰」手段去血洗市場。

既然平面微縮行唔通，咁向高空發展又點呢？目前 AI 晶片最渴求嘅 HBM 技術，正正係依賴 3D 堆疊。沈大鎔分析，理論上中國可以避開 EUV，專攻垂直整合技術嚟縮窄差距。不過，魔鬼藏喺細節度，3D 堆疊嘅樽頸位在於材料同封裝。HBM 嘅關鍵材料，例如底層填充劑同環氧封裝材料（EMC），目前仍然係由日本廠商如 Resonac、Namics 等牢牢掌控。呢啲材料需要針對製程高度客製化，對熱穩定性同可靠性要求極高。就算係韓國大廠，喺材料在地化嘅過程中都食過唔少苦頭，中國廠商想單靠「金錢攻勢」去解決材料科學嘅難題，基本上係緣木求魚。

除咗硬技術，軟實力嘅缺失同樣致命。沈大鎔點出一個成日被人忽略嘅重點：生態圈協作經驗。全球記憶體龍頭同微軟、Google、蘋果、Nvidia等科技巨企嘅合作關係，唔係單純嘅買賣，而係幾十年嚟一齊開發、除錯、驗證系統架構所累積出嚟嘅默契。科技巨頭需要嘅係供應商能夠喺產品出事時，迅速搵出根本原因並修正，而唔影響產品推出嘅時間表。

沈大鎔總結，造得出晶片只係生意嘅一小部分，真正的考驗係良率、長期可靠度同客戶信任。考慮到目前三星同 SK 海力士嘅成熟地位，加上中國廠商喺品質保證方面缺乏實績，主流科技公司轉用長鑫存儲晶片嘅機會微乎其微。喺二零二六年呢個 AI 算力爆發嘅年代，缺席最頂尖嘅記憶體競賽，意味著中國喺半導體領域嘅追趕之路，依然漫長且崎嶇。